ZARA不知道新零售 但消费者的言行影响了生产线

　　O 引言

　　作战系统时间的统一同步(时统)的重要性越来越得到重视，只有保证整个系统处在同一时间的基准上，才能实现真正意义上的以网络为中心的信息战、以精确制导武器系统对抗和以协同作战方式为主的现代化战争。另外由于不同的作战系统对时统有着不同要求，因此对时统接收处理模块(简称时统模块)有着较高要求。利用FPGA的强大功能及灵活性设计的时统模块能够很好地实现以上要求。

　　FPGA为大规模可编程逻辑器件，具有编程方便、集成度高、速度快等特点，可反复编程、擦除、使用，在不改变硬件设计的情况下，可实现不同的功能需求。在FPGA中可完成各种时统功能设计。

　　1 原理

　　目前时统模块主要应用于Compact PCI(CPCI)系统，因此该时统模块为CPCI总线模块。其主要由总线桥接电路、FPGA、外围接口电路部分组成，如图1所示。接口电路采用MAXl490实现对时统输入信号(授时信号)的接收及转换。将差分信号转换成TTL电平信号提供给FPGA处理，另外将FPGA输出的TTL电平信号转换成差分信号作为时统信号提供给其它设备。

　　桥接电路采用PCI9052，实现CPCI总线到局部总线的过渡，并将中断信号通过CPCI总线的中断信号线送给CPU主板。CPU主板收到时统模块的中断请求后，做出响应，系统软件根据中断响应输出时间信息。

　　FPGA选用Altera公司MAX70O0S系列中的EPM7256SRl208—10，这是工业界中速度最快的高集成度可编程逻辑器件，具有5000个可用门和1256个宏单元，可满足设计需要。设计中，FPGA实现了对TTL电平时统信号的各种处理，主要包括中断控制、信号输出、守时、时间精度等功能。见图2所示。

　　下面具体介绍FPGA内部各主要功能的设计。