申请执行人陈剑涛与被执行人麦晓晴、李创锋一案

日前，华为发布了阔折叠手机 PuraX，引发行业热烈关注。而就在最近的拆解视频中显示，刚开卖的手机拆出来的芯片，比原来厚了一大截。华为 Pura X 搭载的麒麟 9020 芯片采用全新一体式封装工艺。

拆解视频显示，麒麟 9020 封装方式从夹心饼结构转变为了 SoC、DRAM 一体化封装，暂时还不清楚是 CoWoS 还是 InFO-PoP，亦或者其他封装形式。但无论如何，这又是国内先进封装能力的又一次展现。国内芯片设计厂、封装厂和内存厂的相互协同已经初现端倪。

据了解，苹果手机 SoC 此前便已经采用了类似的先进封装技术，将 DRAM 垂直堆叠在了 SoC 上方，即台积电的 PoP。只不过 SoC 本身仍然是单个整体芯片。

苹果采用的 PoP 和 InFO-PoP 封装是什么？

当苹果公司的 iPhone 在 2007 年亮相时，随即便被拆开展现在众人面前，层叠封装技术进入了人们的视野。PoP 曾经是众人关注的焦点。然而有相当长的一段时间内 PoP 消失了。之后，更先进的手机将处理器和存储器结合在一起，PoP 又成为这类手机的封装选择方案。

层叠封装（Package on Package，PoP）是一种集成电路封装技术，它将两个或多个芯片封装在一起，形成一个整体。这种封装技术通常用于移动设备和其他小型电子设备中，以节省空间并提高性能。在 PoP 中，一个芯片被放置在另一个芯片的顶部，形成一个层叠结构。这种结构可以通过焊接或其他连接技术进行连接。通常，上层芯片是处理器或存储器，而下层芯片是 DRAM 或其他类型的存储器。

而 InFO（全称为 Integrated Fan-Out，意为集成式扇出型封装）技术则是台积电于 2016 年推出的一种技术。InFO-PoP 即表示 InFO 封装对 PoP 封装的配置。InFO 技术是将芯片直接放置在基板上，通过 RDL（Re-distributed layer，重布线层）实现芯片和基板的互连，无需使用引线键合，RDL 在晶圆表面形成，可以为键合垫片重新分配更大的间距，从而允许更多的 I/O 连接，实现更紧凑和高效的设计。

晶圆级封装一般需要 RDL 工艺，因为晶圆上的焊盘大部分是铝焊盘，无论是做晶圆级封装还是板级封装，铝金属不易做后续处理，都需要用另外的金属来覆盖铝。RDL 是将原来设计的芯片线路接点位置 (I/O pad)，通过晶圆级金属布线制程和凸块制程改变其接点位置，同时满足焊球间最小间距的约束。

InFO 技术在 2016 年的苹果 A10 芯片上得到应用，并衍生出新的技术应用：InFO-oS、InFO-LSI、InFO-PoP 以及 InFO-AiP 等。

InFO-oS 技术可集成多个高级逻辑芯片，在封装内部实现更高的集成度，适用于 5G 组网应用。InFO-LSI 技术类似于英特尔的嵌入式多芯片互连桥接（EMIB）技术，可以实现极致的互连带宽和成本的折中，其利用硅基互连的方式实现不同芯片层之间的连接。该技术允许在同一封装内部进行高速信号传输，从而提高了系统的性能和功耗效率。InFO-LSI 技术适用于需要高速信号传输和通信的应用领域，如高性能计算、人工智能、通信和网络设备等领域。这些领域通常需要在封装层内部进行复杂的数据处理和通信，因此，InFO-LSI 技术具有重要意义。InFO-PoP 技术是一种将InFO 与PoP 相结合的技术。这种技术通常用于需要同时集成多个芯片的应用场景，如移动设备等领域，可以实现更高的集成度和更多的功能。InFO-AiP 技术是一种在 InFO 封装中集成天线的技术。这种技术可以将天线直接集成在封装中，从而实现更紧凑的设计和更好的信号传输性能。InFO-AiP 技术通常用于移动设备、物联网和通信设备等领域，可以实现更优异的无线连接性能。

InFO-PoP 封装优势明显

2016 年推出的 iPhone 7 中的 A10 处理器，采用 TSMC 16nm FinFET 工艺以及 InFO（Integrated Fan-out）技术，成功将 AP 与 LPDDR 整合在同一个封装中，为未来几年的移动封装技术立下新的标杆。InFO 封装也成为台积电独占苹果 A 系列处理器订单的关键技术之一。在这一年，能量产 InFO 封装的也仅 TSMC 一家。多年来，苹果 A 系列处理器与 DRAM 都是采用台积电 InFO-PoP 封装技术封装在一起，将 DRAM 顶部封装上的凸块利用贯穿 InFO 过孔（TIV）到达 RDL 层，再与逻辑芯片互联，以减小整体的芯片尺寸，减少占板面积，时确保强大的热和电气性能。

那么这种技术带来了哪些优势呢？

这种技术的一个关键优势是其灵活性，因为 DRAM 封装可以很容易地更换。此外，由于芯片被层叠在一起，PoP 技术可以节省空间，使设备更小更轻。由于芯片之间的连接更短，还可以提高芯片性能并减少延迟。

由于 InFO 引入了 RDL 层，芯片设计者可以通过对 RDL 的设计代替一部分芯片内部线路的设计，从而降低设计成本；采用 RDL 能够支持更多的引脚数量；采用 RDL 还使 I/O 触点间距更灵活、凸点面积更大，从而使基板与元件之间的应力更小、元件可靠性更高；RDL 层使用了高分子聚合物 (Polymer) 为基础的薄膜材料来制作，可以取代封装载板，节约成本；RDL 还可以把不同种类的芯片连接在一起，实现多芯片封装互连。

手机芯片开始角逐先进封装

苹果是较早引入先进封装的手机芯片商，其一直致力于将先进封装技术应用于手机芯片。主要是因为：

苹果一直和台积电先进封装有深度合作研发，也总是首批采用最先进制程的高净值客户。苹果比别家更有迫切需求采用先进封装技术压低成本。尤其是 3nm 流片和晶圆成本已经一倍于 5nm，2nm 成本继续翻一倍还不止，就是再高净值客户，也无法承受了。

苹果的 M1 Ultra 芯片首次实现了 GPU 内部高速通信表明，在 SoC 层面，苹果也有比较高效的 D2D 通信协议和物理层设计，这走在了 ARM 阵营的前面，未来应用到手机 SoC 会比别家更容易。而这也需要先进封装的支持，苹果甚至还创新定制了封装架构 UltraFusion。

此外，苹果有更强的 IP 复用需求。苹果芯片覆盖手机、平板、笔记本和工作站，同时像基带和 wifi 控制器等 IP 又来自高通、博通，但随着苹果自研基带的推出，后续可能会逐步将这些模块替换为自研的。这势必也要求将 SoC 各个模块做成可复用、可更换的，来确保成本。这种情况下，Chiplet 封装工艺更具有优势。

目前来看，安卓阵营也在逐渐走向这一趋势。无论是代工成本的考量，还是 PC 芯片的 IP 复用需求都需要先进封装的支持。

国内手机芯片厂商也在和下游厂商深度合作开发相关技术。实际上此前一家国内知名的手机 SoC 设计公司便公开了一种芯片堆叠封装及终端设备专利，申请公布号为 CN114287057A，可解决因采用硅通孔技术而导致的成本高的问题。专利摘要显示，该专利涉及半导体技术领域，其能够在保证供电需求的同时，解决因采用硅通孔技术而导致的成本高的问题。这有利于进一步降低先进封装的成本。

另外，今年五月份将推出的鸿蒙 PC，同样有很强的 IP 复用需求。而高通也一直在谋划进入 AIPC 的赛道，此前还曾推出骁龙 X Elite。

苹果或放弃封装堆叠内存？

不过，有消息称，从 2026 年开始，苹果将在 iPhone 18 系列中放弃现有的封装堆叠内存（PoP）设计，转而采用芯片与内存分离的架构。

一直以来，苹果在硬件设计上的追求可以用「精致极简」来形容。无论是 iPhone、iPad 还是 Mac，它们内部的芯片和内存多采用封装堆叠技术。虽然对于寸土寸金的移动设备来说，封装堆叠技术能减少芯片面积、缩短内存与主芯片之间的物理距离，从而降低数据传输延迟，提高电源效率。但 PoP 技术也有其局限性。由于内存封装尺寸受到 SoC（系统级芯片）尺寸的限制，这直接影响到 I/O 引脚的数量，进而限制了数据传输速率和性能。这一点，在面对高带宽需求的人工智能运算时，表现得尤为明显。

消息称，苹果计划在 iPhone 18 中采用芯片与内存分离的设计，显然是一次为性能服务的妥协。这种分离设计虽然在物理距离上拉长了内存和芯片之间的传输路径，但它也解锁了更多的 I/O 引脚，能极大地提升数据传输速率和带宽。

据悉，苹果正在与三星合作开发下一代 LPDDR6 内存技术，其数据传输速度和带宽预计是目前 LPDDR5X 的 2 至 3 倍。如此高的性能提升，对于日益依赖本地 AI 计算的智能手机来说无疑是个巨大的利好。无论是 AI 实时翻译、图像识别，还是更加智能化的 Siri，这些场景都需要更高的内存带宽来支持更快的数据吞吐量。

此外，分离设计还有助于散热优化。相比于堆叠封装的设计，内存与 SoC 物理分离后，每个组件的散热效率将得到提升，降低芯片过热导致的性能瓶颈。

不过这并不代表苹果将放弃先进封装，而是可能采取更合适的先进封装技术。