大师用车|融入安卓 未来GPS导航仪会是这个样
实验11：RS触发器
- 实验目的（1）熟悉和掌握FPGA开发流程和Lattice Diamond软件使用方法；（2）通过实验理解和掌握RS触发器原理；（3）学习用Verilog HDL语言行为级描述方法描述RS触发器电路。实验任务本实验的任务是描述一个RS触发器电路，并通过STEP FPGA开发板的12MHz晶振作为触发器时钟信号clk，拨码开关的状态作为触发器输入信号S,R，触发器的输出信号Q和非Q，用来分别驱动开发板上的LED，在clk上升沿的驱动下，当拨码开关状态变化时LED状态发生相应变化。实验原理基本RS触发器可以由两
- 关键字： RS触发器 FPGA Lattice Diamond Verilog HDL
| 共5条 1/1 1 |
rs触发器介绍
基本RS 触发器:
电路结构
把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图7.2.1.(a)所示。它有两个输入端R、S和两个输出端Q、Q。
工作原理
基本RS触发器的逻辑方程为：
根据上述两个式子得到它的四种输入与输出的关系:
1.当R=1、S=0时，则Q=0,Q=1,触发器置1。 2.当R=0、S=1时，则Q=1,Q=0 [ 查看详细 ]
rs触发器电路
rs触发器相关帖子
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473