样板间是什么意思

即插即用的Chiplet是人们追求的目标，但UCIe 2.0是否让我们离这一目标的实现更近了呢？问题在于，当前推动该标准的因素并非是即插即用所要求的那种互操作性。

UCIe 2.0于2024年8月发布，它宣称具有更高的带宽密度和提升的电源效率，同时还具备支持3D封装、易于管理的系统架构等新特性。推动这一标准的是行业内的关键领导者，包括日月光、阿里巴巴、AMD、Arm、谷歌云、英特尔、Meta、微软、英伟达、高通、三星电子和台积电等公司。

然而，前沿领域所需的标准可能与市场其他部分的需求不同。YorChip公司的创始人卡什·乔哈尔表示：“这些标准是由数据中心领域的企业推动的，相关的物理层PHY瞄准的是前沿工艺节点，这增加了复杂性。对于世界上其他市场来说，这些市场关注的是成本较低的设备，目标工艺节点在28纳米到12纳米之间，人们只想要标准的构建模块，然后使用FPGA或ASIC将它们连接起来。在低端市场，其实更需要一个标准。这些客户非常看重可复用性。如果你在最前沿进行设计，用旧标准来限制自己是毫无意义的。”

那么，这个标准究竟是为谁制定的呢？弗劳恩霍夫集成电路研究所自适应系统工程部门的高效电子负责人安迪·海尼格表示：“对于数据中心和人工智能加速器领域的应用，UCIe将确立其作为标准的地位。但对于其他应用场景，挑战在于构建具有成本效益且稳健的小芯片解决方案，目前尚不清楚UCIe是否是合适的标准。在这些情况下，可能需要进一步的扩展或修改，甚至可能需要一个不同的标准。”

在数据中心内部，没有人看好第三方Chiplet市场。Blue Cheetah公司的首席执行官埃拉德·阿隆表示：“像UCIe这样的标准，作为一种基线架构和一组基线特性是有用的，当它不妨碍你的设计时，你可以采用它。一旦有一个可以调整的参数，能让你实现更好的成本效益或更低的功耗，你就会去调整它，因为你实际上并没有放弃互操作性。你只是为最终产品获得了一些好处。”

人们希望新标准的优势能够扩展到更广泛的市场。Cadence公司硅解决方案集团的裸片到IP产品营销总监马扬克·巴特那格尔表示：“对于双方一起设计的定制小芯片，UCIe 2.0确保了内部集成的高效性。对于第三方生态系统，其标准化的接口以及测试/调试功能促进了不同供应商之间的无缝互操作性，推动了更广泛的应用。”

要实现广泛应用，仍然存在一些障碍。新思科技高性能计算IP解决方案产品管理副总裁米克·波斯纳（Mick Posner）表示：“要让一个市场蓬勃发展，需要更多的互操作性。这仍然是一项新兴技术。在过去的一年里，我们看到了新的封装技术的出现。如果你关注高性能计算领域，封装技术尚未统一。目前有嵌入式多芯片互连桥（EMIB）和晶圆级封装（CoWoS）技术。这些技术都在竞相提供差异化优势，但从技术角度来看，它们尚未实现统一。虽然裸片到裸片的规格已经成熟，获取相关技术也变得更容易，但你无法随意混合搭配。”

UCIe 2.0的新特性

该标准在几个方面取得了进展。阿隆表示：“UCIe 2.0做了很多非常出色的工作。它在3D方面的设计非常出色，充实了很多细节，扩展了引脚布局和配置的范围。它正朝着正确的方向发展。”

虽然目前很少有人真正在研发真正的3D芯片，但从长远来看会有好处。YorChip公司的乔哈尔表示：“从互操作性的角度来看，UCI 3D非常出色，因为几乎不存在通道的概念。一个裸片与另一个裸片通信。物理层非常简单。它基本上就是一个反相器，所以即使是两个芯片，也几乎就像在同一个芯片内部一样。没有串行化过程，没有训练步骤，没有延迟锁定环，也没有均衡处理——没有那些消耗功率的复杂操作。”

要实现这一目标还需要几个步骤。西门子数字工业软件公司的工程站点负责人路易斯·罗德里格斯表示：“UCIe 1.1在物理层和裸片到裸片层提供了互操作性，但在软件和管理层却没有。大多数UCIe 1.1项目都是单裸片对单裸片的。UCIe 2.0增加了系统架构和管理层，应该能够支持复杂的拓扑结构，并提供一种标准的方式来管理、调试和运行在具有复杂UCIe拓扑结构的封装上的诊断工具。”

新思科技的波斯纳表示：“假设你的系统中有多个小芯片。系统需要启动，并且需要有一个协议，该协议可以通过UCIe的主频段或边带运行，以管理系统的启动过程。系统中会有一个裸片作为系统的协调器。也许这个裸片上有你的主要可测试性端口，比如JTAG接口或其他类似的端口。在UCIe 2.0之前，没有管理该系统的协议的标准定义。但这还不止于此。它还涉及可测试性，比如你可能有一个从根本上来说只有UCIe接口的裸片。那么你如何在系统中管理它的可测试性呢？他们定义了超出物理协议范围的系统能力，同时规定了如何通过主接口或边带接口进行交互。”

但并非所有人都支持。阿隆表示：“还有其他方法可以解决许多相同的问题，只是在开销和对所需功能的侵入性方面存在一些权衡。如今，每个人都有不同的方法来处理这些事情，而且它们都是针对略有不同的用例进行了优化。”

但标准化也带来了其他优势。西门子的罗德里格斯表示：“就管理层而言，UCIe 2.0具有前瞻性，它提供了一种标准化的方式来管理小芯片，并关注诸如面向可测试性、可制造性等方面的设计，比如测试和调试。这不仅为小芯片供应商开发软件提供了机会，也为EDA供应商开发用于测试这些小芯片的额外工具提供了机会。我认为公司不能只是简单地将其应用到封装上。他们会对这些小芯片进行独立测试，并且结合UCIe 2.0进行测试。管理层和DFx方面的新增功能使公司能够以标准的方式进行这些操作。”

开发链的所有环节都需要考虑在内。SmartDV公司的营销副总裁麦肯齐·罗斯表示：“先进的可管理性功能和协议使得在多小芯片系统中能够实现精确的内存访问和高效的通信。通过解决系统集成和生命周期管理的复杂性问题，UCIe 2.0简化了基于小芯片的架构的采用过程。随着它逐渐成为逻辑小芯片的新兴标准，进行全面的验证对于确保合规性和可靠性变得至关重要。”

即插即用Chiplet的前景

如今，Chiplet仍然处于技术前沿，只有少数能够承担成本的企业才能使用。在过去的一年里，我们只看到了两三个关于Chiplet的发布消息。其核心概念是，你应该能够降低自己项目的复杂性，并且可以购买现成的小芯片，用于在封装中添加FPGA、人工智能加速器、内存等功能，然后只需要关注集成和管理这些不同的模块。但现在就下结论还为时尚早。

同时，也必须有一个令人信服的理由来推动这一发展。波斯纳表示：“多裸片设计的一个潜在问题是，它会增加复杂性。但多裸片设计的价值非常高，以至于公司愿意承担这种复杂性来解决一系列问题。可能是他们遇到了光罩尺寸的限制，也可能是他们想要进行计算扩展。他们愿意承担这种额外的复杂性。我们的目标是不断改进我们的交付成果，以便以更无缝的方式实现这一目标。在那个时候，这不仅仅是一个知识产权（IP）的问题。它必须包括工具、生态系统、设计流程、参考设计，一直到整个小芯片的潜在参考方案。”

虽然UCIe解决了两个裸片如何通信的问题，但其他问题仍然存在。定义互连方式有点本末倒置。即使我们完全解决了这个问题，也不一定就能实现即插即用的小芯片。在小芯片层面，你无法实现与接口无关的即插即用和互操作性。

问题存在于多个层面。阿尔法威半导体（Alphawave Semi）公司的产品营销经理索尼·卡普尔（Soni Kapoor）表示：“UCIe 2.0标准朝着正确的方向迈出了一步，它提供了一个更完整的互连平台，涵盖了电气层、物理层（PHY）和协议层，以及可测试性和可管理性——即两个裸片如何相互交互、我们如何测试它们、如何加载固件（FW）。与行业内其他举措不同，在其他举措中，片上系统（SoC）基础设施将所有这些方面作为定制解决方案来确定和开发，而UCIe标准是行业内第一个将它们结合起来的标准。新的规范为封装内系统的用户提供了一个良好的平台，使他们能够根据自己的特定分解需求进行采用和配置。与行业内其他举措不同，在其他举措中，片上系统（SoC）基础设施将所有这些方面作为定制解决方案来确定和开发，而UCIe标准是行业内第一个将它们结合起来的标准。新的规范为封装内系统的用户提供了一个良好的平台，使他们能够根据自己的特定分解需求进行采用和配置。”

然而，在使用流模式的协议层方面仍然没有实现标准化。卡普尔表示：“当前的小芯片设计需要一种低延迟的数据分组方法，这需要其他行业生态系统来接手并针对特定应用进行优化。这种差距导致了一些专有的解决方案，这些方案针对低延迟、低功耗和高带宽对裸片到裸片的数据路径进行了优化。我们也很高兴看到像安谋国际（Arm）推动的新举措，他们扩展了自己的高级微控制器总线架构（AMBA）协议家族，以支持一致性的芯片到芯片（现在也包括裸片到裸片）规范，采用者可以使用这些规范，我们认为像这样的更多例子将会把UCIe物理层作为新的特定协议应用的基础来进行分层设计。”

封装也带来了其他挑战。乔哈尔表示：“对于像高带宽内存（HBM）这样的先进封装，它确实可以发挥作用。因为在互连方面它的通道更简单，只有两毫米。对于高性能数据中心领域的企业来说，这才是现实情况。对他们来说，成本不是问题。尽管使用先进封装设备更容易实现互操作性，但在商业市场上人们实际上无法使用这些设备。这并不像从别人那里购买一个物理层（PHY），然后一下子把芯片组装起来，就能做出一个人们可以购买的小芯片那么简单。在封装以及互操作性方面都存在巨大的问题。”

在每个阶段都存在复杂性。QuickLogic公司的产品管理高级总监毛王（Mao Wang）表示：“存在芯片如何互连的物理定义问题，比如硅通孔（TSV）的位置，以及人们试图解决的所有这些物理封装问题。小芯片之间也存在逻辑互连问题。如果你有一个来自供应商A的小芯片和一个来自供应商B的小芯片，你如何确保这两个小芯片能够通信呢？使用基于FPGA的小芯片可以解决这个问题。现在你有能力在UCIe物理层之上定义任何你想要的协议。无论你想如何将数据从一个小芯片发送到另一个小芯片，我们都能够实现通信。这一点非常重要，尤其是当我们考虑到一个更主流的市场，这个市场将从小芯片中受益。”

必须有人来定义小芯片的物理外观。阿隆表示：“开放计算项目（OCP）开展了开放小芯片经济计划，并且正在试图定义这些小芯片插座。另一个引起广泛关注的事件是由美国《芯片与科学法案》资助的国家先进封装项目发布的资助机会通知。其中一个组成部分就是定义特定的小芯片。他们想知道这些小芯片是什么，它们如何组合在一起，以及它们的功能是什么。在你的系统设计中，你可以在特定位置插入哪些第三方设备。即插即用愿景的吸引力非常强大，以至于人们围绕着如何实现它进行了大量的讨论和努力。”

成本仍然是一个巨大的障碍。乔哈尔表示：“还有另一个标准叫做‘一堆线’（BoW），它可以针对标准封装，这是开始使用小芯片的最简单方法。它们可以驱动大约10毫米到15毫米的通道长度而无需端接，端接后可达25毫米。如果你采用64位链路，这是一种点对点连接。你需要64个接收链路，并且需要64个发送链路（TX）。这涉及到大量的引脚。如果引脚间距为130毫米，那么每个链路的面积约为6平方毫米，而一个链路有两个这样的部分。从成本角度来看，这是不可行的。另一个挑战是，为了使这种长度的链路正常工作，信号完整性和电源完整性会变得非常棘手。如果你有一个长链路，即使使用来自同一供应商但处于不同工艺节点的物理层（PHY），要使它在长距离、不同材料的情况下正常工作，也会非常麻烦。

偏离重点

UCIe是否能够实现一个开放的小芯片市场，还是它只是在满足现有采用者的需求呢？这是一个关于小芯片可能为主流市场带来的优势的问题。

阿尔法威半导体公司的卡普尔表示：“如今，用户能够承担基于芯片组的设计，因为他们需要更高的计算能力、更多的输入输出（I/O）带宽和更多的内存带宽。小芯片并不适合所有人。UCIe在细分市场方面做得很好，它基于低成本标准封装和高端先进封装提供解决方案，在2.0版本中甚至为更昂贵的系统（如3D封装）引入了选项。有一种误解认为UCIe会产生额外开销，并且如果你想满足所有标准期望，你的裸片到裸片（D2D）系统就无法优化。在物理层（PHY）方面，没有什么神奇之处，你需要处理封装通道的问题，而UCIe标准在针对每个用例和外形尺寸优化物理层方面做得非常出色。”

在小芯片能够从商业市场上获取并插入任何设计之前，仍有许多工作要做。QuickLogic公司的王表示：“小芯片概念的核心在于，那些能够使用经过验证的小芯片的中型公司可以降低成本。他们希望创造出独特的产品，而无需从头开始构建整个专用集成电路（ASIC），因为那样会花费他们更长的时间，并且开发成本更高。”

成本仍然是一个巨大的阻碍。对于小芯片技术的广泛应用而言，如何降低成本成为了关键问题。

从技术研发的角度来看，小芯片的设计和制造需要投入大量的资源。尽管小芯片可以通过集成不同功能的模块来实现更灵活的设计，但这也意味着需要对多个芯片进行设计、制造和测试，增加了研发的复杂性和成本。而且，为了实现小芯片之间的高效互连，需要采用先进的封装技术，如硅通孔（TSV）、扇出型晶圆级封装（FOWLP）等，这些技术的成本也相对较高。

从市场推广的角度来看，小芯片市场目前还处于发展初期，生态系统不够完善。缺乏标准化的接口和协议，使得不同供应商的小芯片之间难以实现互操作性，这也限制了小芯片的应用范围和市场规模。同时，由于小芯片的应用相对较少，供应商的生产规模较小，难以实现规模经济，进一步增加了成本。

然而，随着技术的不断发展和市场的逐渐成熟，小芯片技术有望克服这些挑战。一方面，随着半导体工艺的不断进步，小芯片的制造工艺将不断优化，成本有望逐渐降低。另一方面，随着市场对小芯片的需求不断增加，越来越多的供应商将进入市场，推动小芯片生态系统的完善和发展。标准化的接口和协议将逐渐得到推广和应用，小芯片之间的互操作性将得到提高，从而促进小芯片技术的广泛应用。

此外，政府和行业组织也可以发挥重要作用。政府可以通过制定相关政策和标准，引导和支持小芯片技术的发展。行业组织可以加强行业内的合作与交流，推动小芯片技术的标准化和规范化。例如，开放计算项目（OCP）、UCIe联盟等组织正在积极推动小芯片技术的发展和应用，通过制定标准和规范，促进小芯片之间的互操作性和兼容性。

对于UCIe标准来说，虽然目前还存在一些问题和挑战，但它为小芯片技术的发展提供了一个重要的框架和基础。随着UCIe标准的不断完善和优化，以及相关技术的不断进步，小芯片技术有望实现即插即用的目标，为半导体行业带来新的发展机遇。

在未来，小芯片技术将在人工智能、物联网、高性能计算等领域得到广泛应用。例如，在人工智能领域，小芯片可以集成不同的计算模块，如神经网络处理器、图形处理器等，实现更高效的计算和处理能力。在物联网领域，小芯片可以实现低功耗、高集成度的设备设计，满足物联网设备对成本和功耗的要求。在高性能计算领域，小芯片可以通过集成多个处理器核心，实现更高的计算性能和扩展性。