Museum built on Pompeii of China to open in April
加入技术交流群
一文带你看懂英特尔的先进制程工艺和高级系统级封装技术的全部细节...
1. 制程技术
Intel 18A英特尔18A制程节点正在按既定计划推进，首个外部客户的流片工作将于2025年上半年完成。Intel 18A预计将在2025年下半年实现量产爬坡，基于该制程节点的首款产品，代号为Panther Lake，将于2025年年底推出，更多产品型号将于2026年上半年发布。【英特尔新篇章：重视工程创新、文化塑造与客户需求；英特尔发布2025年第一季度财报】
与Intel 3制程工艺相比，Intel 18A的每瓦性能预计提升15%，芯片密度预计提升30%。【Intel 18A | See Our Biggest Process Innovation】
Intel 18A应用了两项关键技术突破：RibbonFET全环绕栅极晶体管技术与PowerVia背面供电技术。【Intel 18A | See Our Biggest Process Innovation】
l RibbonFET全环绕栅极晶体管：芯片制程工艺不断进化的进程中，随着芯片密度不断攀升，由于漏电问题导致的发热现象似乎成为一种“魔咒”，成为前进道路上的主要障碍之一。而RibbonFET正是应对这一挑战的有效解决方案。
通过英特尔十多年来最重要的晶体管技术创新之一，英特尔实现了全环绕栅极（GAA）架构，以垂直堆叠的带状沟道，提高晶体管的密度和能效，实现电流的精准控制，在实现晶体管进一步微缩的同时减少漏电问题发生。
此外，RibbonFET提高了每瓦性能、最小电压（Vmin）操作和静电性能。无论在何种电压下，都能提供更强的驱动电流，让晶体管开关的速度更快，从而实现了晶体管性能的进一步提升。RibbonFET 还通过不同的带状宽度和多种阈值电压（Vt）类型提供了高度的可调谐性，为芯片设计带来了更高的灵活性。
l PowerVia背面供电：随着越来越多的使用场景都需要尺寸更小、密度更高、性能更强的晶体管来满足不断增长的算力需求，而混合信号线和电源一直以来都在“抢占”晶圆内的同一块空间，从而导致拥堵，并给晶体管进一步微缩增加了难度。
PowerVia背面供电技术应运而生，通过将粗间距金属层和凸块移至芯片背面，并在每个标准单元中嵌入纳米级硅通孔 (nano-TSV)，以提高供电效率。这项技术实现了ISO功耗效能最高提高4%，大大减少了固有电阻（IR）下降的枪口，并提升标准单元利用率5%至10%。
2024年2月，英特尔拓展了制程技术路线图：【制程节点，团队亮相】
l Intel 14A采用High-NA EUV技术，预计将于2027年前实现大规模量产。
l 英特尔还计划一路推出节点的演进版本，满足客户的不同需求。其中，P版本实现了至少5%的性能提升（Intel 18A-P）；E版本进行了功能拓展，如射频和电压调整等（Intel 16-E、Intel 3-E、Intel 14A-E）；T版本通过采用硅通孔，针对3D堆叠进行了优化（Intel 3-T、Intel 3-PT）。
2. 封装技术
先进封装的意义
半导体先进封装技术能够在单个设备内集成不同功能、制程、尺寸、厂商的芯粒（chiplet），以灵活性强、能效比高、成本经济的方式打造系统级芯片（SoC）。因此，越来越多的AI芯片厂商青睐这项技术。【英特尔先进封装：助力AI芯片高效集成的技术力量】
英特尔先进封装解决方案
英特尔代工的先进系统封装及测试（Intel Foundry ASAT）的技术组合，包括FCBGA 2D、FCBGA 2D+、EMIB 2.5D、EMIB 3.5D、Foveros 2.5D & 3D和Foveros Direct 3D等多种技术。【英特尔先进封装：助力AI芯片高效集成的技术力量】
左上：FCBGA 2D、右上：EMIB 2.5D、
左下：Foveros 2.5D & 3D、右下：EMIB 3.5D
l FCBGA 2D是传统的有机FCBGA（倒装芯片球栅格阵列）封装，适用于成本敏感、I/O数量较少的产品。
l FCBGA 2D+在此基础上增加了基板层叠技术（substrate stacking），能够减少高密度互连的面积，降低成本，特别适合网络和交换设备等产品。
l EMIB（嵌入式多芯片互连桥接）2.5D技术通过基板上的微型硅桥连接芯片，适用于高密度的芯片间连接，在AI和高性能计算（HPC）领域表现出色。
l EMIB 3.5D则在此基础上引入了3D堆叠技术，芯片可以垂直堆叠在有源或无源的基板上，再通过EMIB技术连接，增加了堆叠的灵活性，能够根据IP的特性选择垂直或水平堆叠，同时避免使用大型的中介层。
l Foveros 2.5D和3D技术采用基于焊料的连接方式，而不是基底连接，适合高速I/O与较小芯片组分离的设计。
l Foveros Direct 3D技术则通过铜和铜直接键合，实现更高的互连带宽和更低的功耗，从而提供卓越的性能。
值得注意的是，这些技术并非互斥，而是在一个封装中可以同时采用，为复杂芯片的设计提供了极大的灵活性。在商业层面，这体现了英特尔对封装细分市场的重视。
EMIB：AI芯片封装的理想选择
针对AI芯片的先进封装需求，与业界其它晶圆级2.5D技术，例如硅中介层、重布线层（RDL）相比，EMIB 2.5D技术具有诸多优势：【英特尔先进封装：助力AI芯片高效集成的技术力量】
l 成本效益：EMIB技术采用的硅桥尺寸非常小，相比于传统的大尺寸中介层，制造时能更高效地利用晶圆面积，减少空间和资源的浪费，综合成本更低。
l 良率提升：EMIB技术省略了晶圆级封装（wafer level assembly）这一步骤，减少了模具、凸点等复杂工艺带来的良率损失风险，从而提高了整体生产过程的良率。
l 生产效率：与晶圆级技术相比，EMIB技术的制造步骤更少、复杂度更低，因此生产周期更短，能够为客户节省宝贵的时间。在市场动态快速变化的情况下，这种时间优势能够帮助客户更快地获得产品验证数据，加速产品上市。
l 尺寸优化：晶圆级技术需要在基板上方添加中介层，而EMIB则将硅桥嵌入基板，极大地提高了基板面积的利用率。同时，基板的尺寸与集成电路面板的格式相匹配，采用EMIB能够在单个封装中集成更多芯片，从而容纳更多的工作负载。
l 供应链与产能：英特尔拥有成熟的供应链和充足的产能，确保了EMIB能够满足客户对先进封装解决方案的需求。
先进封装技术的未来发展
l 英特尔正在研发120×120毫米的超大封装。【英特尔先进封装：助力AI芯片高效集成的技术力量】
l 英特尔计划在未来几年内向市场推出玻璃基板（glass substrate）。玻璃基板可耐受更高的温度，将变形（pattern distortion）减少50%，并具有极低的平面度，可改善光刻的聚焦深度（depth of focus），还达到了实现极紧密的层间互连叠加所需的尺寸稳定性。由于这些独特的性能，玻璃基板上的互连密度有望提升10倍。此外，玻璃机械性能的改进实现了非常高的超大尺寸封装良率。
此外，玻璃基板对更高温度的耐受性，也让芯片架构师能够更灵活地设置电源传输和信号路由设计规则，因为它在更高温度下的工作流程中，提供了无缝集成光互连器件和将电感器和电容器嵌入玻璃的能力。因此，采用玻璃基板可以达成更好的功率传输解决方案，同时以更低的功耗实现所需的高速信号传输，有助于让整个行业更接近2030年在单个封装内集成1万亿个晶体管的目标。【满足更高算力需求，英特尔率先推出用于下一代先进封装的玻璃基板】
评论