银行业房地产信用敞口29.8万亿元 占银行业总
加入技术交流群
扫码加入
和技术大咖面对面交流
海量资料库查询
引言
zigbee采用ieee802.15.4标准，利用全球共用的公共频率2.4 ghz，应用于监视、控制网络时，其具有非常显著的低成本、低耗电、网络节点多、传输距离远等优势，目前被视为替代有线监视和控制网络领域最有前景的技术之一。
cc2430芯片以强大的集成开发环境作为支持，内部线路的交互式调试以遵从ide的iar工业标准为支持，得到嵌入式机构很高的认可。它结合chipcon公司全球先进的zigbee协议栈、工具包和参考设计，展示了领先的zigbee解决方案。其产品广泛应用于汽车、工控系统和无线感应网络等领域，同时也适用于zigbee之外2.4 ghz频率的其他设备。
1 cc2430芯片的主要特点
cc2430芯片延用了以往cc2420芯片的架构，在单个芯片上整合了zigbee 射频(rf)前端、内存和微控制器。它使用1个8位mcu（8051），具有128 kb可编程闪存和8 kb的ram，还包含模拟数字转换器(adc)、几个定时器（timer）、aes128协同处理器、看门狗定时器（watchdogtimer）、32 khz晶振的休眠模式定时器、上电复位电路(poweronreset)、掉电检测电路(brownoutdetection)，以及21个可编程i/o引脚。
cc2430芯片采用0.18 μm cmos工艺生产，工作时的电流损耗为27 ma；在接收和发射模式下，电流损耗分别低于27 ma或25 ma。cc2430的休眠模式和转换到主动模式的超短时间的特性，特别适合那些要求电池寿命非常长的应用。
cc2430芯片的主要特点如下：
◆ 高性能和低功耗的8051微控制器核。
◆ 集成符合ieee802.15.4标准的2.4 ghz的 rf无线电收发机。
◆ 优良的无线接收灵敏度和强大的抗干扰性。
◆ 在休眠模式时仅0.9 μa的流耗，外部的中断或rtc能唤醒系统;在待机模式时少于0.6 μa的流耗，外部的中断能唤醒系统。
◆ 硬件支持csma/ca功能。
◆ 较宽的电压范围（2.0～3.6 v）。
◆ 数字化的rssi/lqi支持和强大的dma功能。
◆ 具有电池监测和温度感测功能。
◆ 集成了14位模数转换的adc。
◆ 集成aes安全协处理器。
◆ 带有2个强大的支持几组协议的usart，以及1个符合ieee 802.15.4规范的mac计时器，1个常规的16位计时器和2个8位计时器。
◆ 强大和灵活的开发工具。
2 cc2430芯片的引脚功能
cc2430芯片采用7 mm×7mm qlp封装,共有48个引脚。全部引脚可分为i/o端口线引脚、电源线引脚和控制线引脚三类。
2.1 i/o端口线引脚功能
cc2430有21个可编程的i/o口引脚，p0、p1口是完全的8位口，p2口只有5个可使用的位。通过软件设定一组sfr寄存器的位和字节，可使这些引脚作为通常的i/o口或作为连接adc、计时器或usart部件的外围设备i/o口使用。
i/o口有下面的关键特性：
◆ 可设置为通常的i/o口，也可设置为外围i/o口使用。
◆ 在输入时有上拉和下拉能力。
◆ 全部21个数字i/o口引脚都具有响应外部的中断能力。如果需要外部设备，可对i/o口引脚产生中断，同时外部的中断事件也能被用来唤醒休眠模式。
1～6脚（p1_2～ p1_7）:具有4 ma输出驱动能力。
8，9脚（p1_0，p1_1）:具有20 ma的驱动能力。
11～18脚（p0_0 ～p0_7）:具有4 ma输出驱动能力。
43，44，45，46，48脚（p2_4，p2_3，p2_2，p2_1，p2_0）:具有4 ma输出驱动能力。
2.2 电源线引脚功能
7脚（dvdd）：为i/o提供2.0～3.6 v工作电压。
20脚（avdd_soc）：为模拟电路连接2.0～3.6 v的电压。
23脚（avdd_rreg）：为模拟电路连接2.0～3.6 v的电压。
24脚（rreg_out）：为25，27～31，35～40引脚端口提供1.8 v的稳定电压。
25脚 (avdd_if1 )：为接收器波段滤波器、模拟测试模块和vga的第一部分电路提供1.8 v电压。
27脚（avdd_chp）：为环状滤波器的第一部分电路和充电泵提供1.8 v电压。
28脚（vco_guard）:vco屏蔽电路的报警连接端口。
29脚（avdd_vco）:为vco和pll环滤波器最后部分电路提供1.8 v电压。
30脚（avdd_pre）:为预定标器、div2和lo缓冲器提供1.8 v的电压。
31脚（avdd_rf1）:为lna、前置偏置电路和pa提供1.8 v的电压。
33脚（txrx_switch）: 为pa提供调整电压。
35脚（avdd_sw）: 为lna/pa交换电路提供1.8 v电压。
36脚（avdd_rf2）: 为接收和发射混频器提供1.8 v电压。
37脚（avdd_if2）: 为低通滤波器和vga的最后部分电路提供1.8 v电压。
38脚（avdd_adc）: 为adc和dac的模拟电路部分提供1.8 v电压。
39脚（dvdd_adc）: 为adc的数字电路部分提供1.8 v电压。
40脚（avdd_dguard）: 为隔离数字噪声电路连接电压。
41脚（avdd_dreg）: 向电压调节器核心提供2.0～3.6 v电压。
42脚（dcoupl）: 提供1.8 v的去耦电压，此电压不为外电路所使用。
47脚（dvdd）: 为i/o端口提供2.0～3.6 v的电压。
2.3 控制线引脚功能
10脚（reset_n）: 复位引脚，低电平有效。
19脚（xosc_q2）: 32 mhz的晶振引脚2。
21脚（xosc_q1）: 32 mhz的晶振引脚1，或外部时钟输入引脚。
22脚（rbias1）: 为参考电流提供精确的偏置电阻。
26脚（rbias2）: 提供精确电阻，43 kω，±1%。
32脚（rf_p）: 在rx期间向lna输入正向射频信号；在tx期间接收来自pa的输入正向射频信号。
34脚（rf_n）: 在rx期间向lna输入负向射频信号；在tx期间接收来自pa的输入负向射频信号。
43脚 (p2_4/xosc_q2): 32.768 khz xosc的2.3端口。
44脚 (p2_4/xosc_q1): 32.768 khz xosc的2.4端口。
3 电路典型应用
3.1 硬件应用电路
cc2430芯片需要很少的外围部件配合就能实现信号的收发功能。图1为cc2430芯片的一种典型硬件应用电路。
电路使用一个非平衡天线,连接非平衡变压器可使天线性能更好。电路中的非平衡变压器由电容c341和电感l341、l321、l331以及一个pcb微波传输线组成，整个结构满足rf输入/输出匹配电阻(50 ω)的要求。内部t/r交换电路完成lna和pa之间的交换。r221和r261为偏置电阻，电阻r221主要用来为32 mhz的晶振提供一个合适的工作电流。用1个32 mhz的石英谐振器（xtal1）和2个电容（c191和c211）构成一个32 mhz的晶振电路。用1个32.768 khz的石英谐振器（xtal2）和2个电容（c441和c431）构成一个32.768 khz的晶振电路。电压调节器为所有要求1.8 v电压的引脚和内部电源供电，c241和c421电容是去耦合电容,用来电源滤波,以提高芯片工作的稳定性。
3.2 软件编程
由于篇幅限制,下面仅给出在32 mhz系统时钟下，用dma向闪存内部写入程序的流程图和部分源代码。dma向flash写程序流程如图2所示。
mov dptr,#dmacfg ；为dma通道结构设定一
；个带有地址的数据指针，
；开始写入dma结构
mov a,#src_hi ；源数据的高位地址
movx @dptr ,a
inc dptr
mov a,#src_lo ；源数据的低位地址
movx @dptr,a
inc dptr
mov a,#0dfh ；高位地址的定义
mov x@dptr,a
inc dptr
mov a,#0afh ；低位地址的定义
movx @dptr,a
inc dptr
mov a,#blk_len ；数据的长度
movx @dptr,a
inc dptr
mov a,#012h ；8位，单模式，flash触发器使用
movx @dptr,a
inc dptr
mov a,#042h ；屏蔽中断，dma高通道优先
movx @dptr,a
mov dma0cfgl,#dmacfg_lo ；为当前的dma结
；构设置开始地址
mov dma0cfgh,#dmacfg_hi
mov dmaarm,#01h ；设置dma的0通道
mov faddrh,#00h ；设置闪存高位地址
mov faddrl,#01h ；设置闪存低位地址
mov fwt,#2ah ；设置闪存计时
mov fctl,#02h ；开始向闪存写程序
结语
目前，国内外嵌入式射频芯片中，cc2430芯片是性能最好、功能更强的一个。它结合了市场领先的zstacktm zigbeetm协议软件和其他chipcon公司的软件工具，为开发出无接口、紧凑、高性能和可靠的无线网络产品提供了便利。相信在未来几年，它的应用将会涉及到社会的更多领域。
评论